地平线ic验证实习一面 45min

攒攒人品！有面试过同岗的朋友欢迎评论区交流1.项目拷打2. 你有做过 System Verilog、Verilog 相关的动手编程练习吗？3. 动态数组和哈希数组是什么差异？4. 什么时候用哈希搜索，什么时候用动态搜索？5. virtual interface 和普通的 interface 有什么差异？没有 virtual interface 是否无法实现相关功能？6. System Verilog 中 旗语 是什么意思？一般用在什么场景？7. UVM 中 virtual sequence 和普通的 sequence 有什么差异？为什么叫 virtual sequence？8. UVM 的启动接口是什么？在 TB 中调用 run_test 后，如何触发整个 UVM 平台执行？9. run_test 在哪个 phase 里面开始执行？UVM 的 phase 分为哪些子 phase，又可分为哪几组？10. EDA 工具 VCS 是通过什么途径获取的？有使用它跑过仿真、查看过波形吗？11. AXI 协议中，如何保障多主机访问之间的 order（顺序）？12. AXI 协议中，乱序接收的适用场景和不适用场景分别是什么？13. AXI 协议中关于 order（顺序）是怎么规定的？

1. Python 中 is 和 == 的区别是什么？答案：== 比较值是否相等is 比较是否是同一个对象（身份/内存地址）代码： a = [1, 2] b = [1, 2] c = a print(a == b) # True print(a is b) # False print(a is c) # True 2. *args 和 **kwargs 的作用是什么？答案：*args：接收任意数量位置参数（元组）**kwargs：接收任意数量关键字参数（字典）代码： def demo(*args, **kwargs): print(args) print(kwargs) demo(1, 2, ...

一面 45min 前段时间面的，整理下面经攒攒人品！项目介绍+拷打八股1.uvm环境如何开始运行?2.uvm有哪些phase?3.bulid phase的顺序，为什么这个顺序?4.axi-full和lite的区别？5.什么是突发传输？6.axi最大突发长度是多少？7.乱序是什么，有什么意义，axi怎么支持乱序的？8.outstanding是什么，有什么意义？9.写过makefile等脚本吗？

第一次找实习感觉啥都不懂，目前想试试硬件方向，但是好多光学的经历不知道该不该写，求建议NUS是学校的水硕项目，现在在苏州读预科