攒攒人品！有面试过同岗的朋友欢迎评论区交流1.项目拷打2. 你有做过 System Verilog、Verilog 相关的动手编程练习吗？3. 动态数组和哈希数组是什么差异？4. 什么时候用哈希搜索，什么时候用动态搜索？5. virtual interface 和普通的 interface 有什么差异？没有 virtual interface 是否无法实现相关功能？6. System Verilog 中 旗语 是什么意思？一般用在什么场景？7. UVM 中 virtual sequence 和普通的 sequence 有什么差异？为什么叫 virtual sequence？8. UVM 的启动接口是什么？在 TB 中调用 run_test 后，如何触发整个 UVM 平台执行？9. run_test 在哪个 phase 里面开始执行？UVM 的 phase 分为哪些子 phase，又可分为哪几组？10. EDA 工具 VCS 是通过什么途径获取的？有使用它跑过仿真、查看过波形吗？11. AXI 协议中，如何保障多主机访问之间的 order（顺序）？12. AXI 协议中，乱序接收的适用场景和不适用场景分别是什么？13. AXI 协议中关于 order（顺序）是怎么规定的？

三面 1. 用三个关键词介绍自己。2. 你相比于在座的学生，自己的优势是什么？劣势是什么？3. 你怎么看待“以客户为中心 以奋斗者为本”这句话？4. 你怎么看待加班文化？5. 你怎么看待招聘的时候给不同学生定级？6. 介绍一下你怎么带领团队成功取得名次的，中间遇到过什么困难，也介绍一下过去失败的经历。7. 找实习的时候是怎么选择公司的？8. 实习的时候主动放弃过自己的想法吗？如果以后当了mentor会主动放弃自己想法吗？9. 请介绍一下实习过程中mentor提出的令你印象最深刻的需求。10. 如果给你一个新的项目，你会怎么开始？如果你带实习生，给了他一个新的项目，你会建议他怎么开始？11. 讲讲你心目中国内外著名芯片公司和业界大牛。12. 讲讲对芯片架构的认知。13. 想不想去国外工作？14. 华为和其他公司相比的优势和劣势？15. 反问

一面： 1. 自我介绍2. 项目3. 八股：AXI的outstanding/out-of-order/interleave特性，以及unaligned二面：1. 自我介绍2. 项目3. 手撕代码，非常难的一道题：A/B模块时钟为10MHz，每cycle输出10bit数据接入C模块。C模块时钟为10MHz和100MHz，整合控制A/B模块传输过来的数据，每cycle输出1bit数据。10MHz和100MHz时钟异步，要求支持反压并且消耗资源最少。要求写C模块的代码，接口自定义。中间想换个简单点的题不给换，最终在面试官引导下撕了30分钟勉强实现了功能

三面：不太确定应该也是设计岗（没开镜头也是自我介绍+问项目感觉面试官都有点不知道问啥了hh 于是面试官“犹豫”地提起那个不太相关项目我：接收信号，开始介绍后来都开始了解现在上什么课，问我为什么没在坡找个实习 🔁反问了一面一样的问题2：（应该都可以，科研符合也可以，实习项目对口也可以，没有项目的话能讲清楚数字集成电路的知识也可以）-总体来说面试官们都很好，很友善，体验感还不错（。）

8.20一面：二三十分钟（像是kpi） 1.自我介绍，项目介绍 项目哪来的？自己coding吗？ 2.对memctrl的物理地址、逻辑地址感兴趣，详细讲一讲 讲讲sequential interleaved？ 3.遇到的bug经历？ 4.秋招什么进度？毕设做完了？什么方向？考不考虑找器件工作？去哪工作？ 5.反问：一面二面侧重点？ 一面考查基础知识二面综合 （那你为什么一点不问基础。。。。）