未来想找FPGA工作求指点

聊项目主包全是FPGA项目，面试官突然不知道问啥了。先问了会毕设题目之类的。然后开始上八股流水线设计经典跨时钟处理，异步FIFO设计异步FIFO需要哪些约束功耗组成，优化方法然后开始上强度反相器的内部组成pmos,nmos位置能不能反过来那有没有同相器呢？为什么呢？buffer一般的作用，buffer的组成多电压域时，需要再电压域之间插入什么cell为什么要插，不插会怎么还有几个类似的问题，猪脑过载，不记得了拷打时序约束，搭配实际场景来问复位的约束有哪些异步复位有什么问题，怎么解决反问 。主包被自己菜到了，尤其是同相器，多电压域那块只会答一个电平转换器，感觉面试官一直在教我。凉凉，感谢面试官不...

9.17二面，在这个之前已经有几个同学面过了。然后有给我说完全问数学问题的，也有完全问逻辑八股的。但是我发现面试这个东西真的是小马过河，深浅自知。就是和不同面试官问的东西就完全不一样，到我这又开始追着整个项目里面的东西狂问，也没有八股没有数学问题。整体感觉还是可以的。FPGA

一面（60分钟）-技术面-几个人一起轮流问1、自我介绍2、问项目（只问了PCIE的项目-实现 PCIE  Endpoint的功能，BAR空间配置，是否调用IP，AXI4-Stream/AXI4-Lite 接口、处理 PCIE 的中断，遇到什么问题，怎么解决等，问了非常久）3、开始问协议，PCIE的基本架构，分层架构，各层作用4、TLP 的地址路由机制是怎样的？如何区分内存地址空间、I/O 空间和配置空间的 TLP？5、PCIE 5.0了解么，对比之前的更新了什么（不了解）6、上板调试方法（ILA）有什么心得7、了解国产FPGA芯片么，知道哪些，用过哪些，和国外的有什么区别8、 反问环节PS:F...

就着简历提问了一些以太网传输的知识，问项目细节，还有异步fifo的时序约束，一些经典八股，格雷码跨域，IO delay。全程30min