百度昆仑芯 面经

想问问联芸实习咋样啊，ic验证

前言上数十年，今年是招聘环境最差的一年，但下数十年，今年有可能是招聘环境最好的一年。——来源秋招中遇到的不知名的某hr找工作本身就是运气+实力，甚至在菜鸡看来运气占比更高，有的时候不要总是怪自己（倒也不是为自己开脱哈），尽人事听天命，不要自己内耗。菜鸡在这里总结一下自己的整个一个找工作情况，一方面是从群众中来到群众中去，感谢找工作的时候中各位大佬们的资料与建议；另一方面是希望能为更多的小伙伴们提供微不足道的帮助。一、楼主自己情况菜鸡自己是来源于东三省某双非大学（排名很低的那种），本硕自动化，硕士研究方向是纯仿真（跟控制和编程无任何关系），无正式实习（导师派出去干过杂活），无高水平期刊论文，无高...

我是独立硬件工程师，专注FPGA/Verilog RTL设计与仿真验证。可承接范围：BiSS-C / SPI / AXI等协议RTL实现EDA仿真验证（Icarus Verilog / ModelSim）时序分析、波形报告输出ZYNQ平台逻辑设计已完成项目：BiSS-C 2000Hz编码器解析，500us精准采集，仿真验证通过。远程交付，有GitHub案例可查看。接单请私信。本人是一名深耕集成电路架构与验证的独立研究员，专注于3D堆叠硬件安全架构及物理层逻辑锁定技术。精通 Verilog HDL 语言，拥有丰富的 RTL 级电路设计、功能仿真及验证经验。熟练使用 Icarus Verilog 12.0 与 EDA Playground 等主流工具进行全流程验证，曾实现多层堆叠结构下逻辑锁 100% 的测试用例通过率。项目名称：FanChaKou（反插口）芯片设计功能仿真验证突破​该项目是我近期独立完成的“0到1”技术里程碑。项目核心在于构建一套高可靠性的硬件安全逻辑锁定机制，通过三层堆叠架构实现物理层的权限控制。在实施过程中，我独立完成了全套 RTL 代码编写与功能仿真，利用 Icarus Verilog 成功通过了 35 个关键测试用例。该项目不仅论证了物理逻辑锁在 3D 芯片中的可行性，其架构标准已在 GitHub 维护并具备极高的商业投资与技术落地价值。

vivo 图像处理 n *15 西安长鑫 数字电路 （n+5)*15 上海听说长鑫强度很高，vivo的氛围好一点楼主湖北人，但是两个方向其实完全不一样，vivo是偏软件，长鑫是lpddr设计，但是长鑫是全定制，晶体管级设计，感觉出来也不是很好跳槽