HR面结束, 许愿OC

应该是投了就会自动发笔试，内容比较基础，大家可以准备一下在做。题型：单选＋多选＋填空＋判断（没有手撕！）主要考察内容点：set up和hold up的概念，violation情况该怎么解决，以及fifo深度计算，和DFT的一些相关知识，还有数字IC流程的相关提问。整体比较简单，正确答案的选项比较清楚。

岗位是数字芯片开发，具体就是FPGA芯片开发。 这次面试是电话面试，通过短信通知的，到时间他会主动打电话来，面了快一小时。 上来先是问项目，问的很细，简历上的项目都问了一遍，但是相对没那么深，应该主要是看项目是不是自己做的。 没有手撕代码（毕竟是电话面） 但是有八股，不过不多，问了AHB和AXI这类，以及FPGA的内部组成（毕竟是做FPGA芯片的）。 base在深圳高新园，后面说是直接就hr面了。

求各位UU帮我看下简历，求职意向：嵌入式开发或软件开发(RISCV相关)，别的嵌软和软开也在考虑范围，麻烦大家帮我看看简历，感谢大家

8.21 二面虽然投的是验证岗，但面试官一个验证问题都没问，全问的FPGA的问题，主要针对transformer网络的部署。让我举几个在做项目过程中有趣的debug过程。。。八股部分:1. 以赛灵思FPGA为例，这个DDR Controller是自己设计的吗？官方的这个 MIG IP 用户端有哪些时钟资源，需要提供给IP的时钟和输出的用户时钟有什么关系?2. 让我算了下我各subsystem所需的带宽，DDR的带宽；3. axi的outstanding的理解；4. FPGA芯片上的时钟相关的资源？（我提说了PLL, MMCM 以及 bufg）PLL和MMCM的区别？这些时钟buf的作用？