26秋招面经-芯动科技-数字IC设计
线上笔试:8.16 100min
芯动笔试是笨人做过最折磨的,十道问答,包含八股、电路图、手撕,中间还出现图片出错和加载不出的bug...敲代码总是不小心跳出答题界面,被警告了两次,搞得人心态崩崩==
手撕题是一道自动售货机,稍微有一点复杂,我没写完
本以为不会过了,时隔20天收到了邮件通知笔试通过,第二天收到面试邀约。听说似乎笔试刷掉了不少人,好吧,我们还是有缘分。
---------------------------------------------
一面技术面:25min
面试是2v1,主要是一位面试官提问,另一位只问了两个发散的处理器相关的问题,我不会(嘻嘻)。面经如下:
1.自我介绍
2.项目和实习经历考察(主要是AXI相关项目)
3.异步FIFO设计,写时钟域远快于读时钟域时,格雷码多打几拍会不会有多bit跳变的问题
4.有没有做过时序分析
5.AXI2AHB边界处理
6.AXI Outstanding、interleave、Out of order概念解释
7.SIMD和SIMT区别
8.一般使用什么开发工具
9.反问:部门业务
依旧,后续有消息会继续在这个帖更新ʕ •ᴥ•ʔ…
#发面经攒人品#
#我的秋招日记#
#芯动科技#
芯动笔试是笨人做过最折磨的,十道问答,包含八股、电路图、手撕,中间还出现图片出错和加载不出的bug...敲代码总是不小心跳出答题界面,被警告了两次,搞得人心态崩崩==
手撕题是一道自动售货机,稍微有一点复杂,我没写完
本以为不会过了,时隔20天收到了邮件通知笔试通过,第二天收到面试邀约。听说似乎笔试刷掉了不少人,好吧,我们还是有缘分。
---------------------------------------------
一面技术面:25min
面试是2v1,主要是一位面试官提问,另一位只问了两个发散的处理器相关的问题,我不会(嘻嘻)。面经如下:
1.自我介绍
2.项目和实习经历考察(主要是AXI相关项目)
3.异步FIFO设计,写时钟域远快于读时钟域时,格雷码多打几拍会不会有多bit跳变的问题
4.有没有做过时序分析
5.AXI2AHB边界处理
6.AXI Outstanding、interleave、Out of order概念解释
7.SIMD和SIMT区别
8.一般使用什么开发工具
9.反问:部门业务
依旧,后续有消息会继续在这个帖更新ʕ •ᴥ•ʔ…
#发面经攒人品#
#我的秋招日记#
#芯动科技#
全部评论
20 天等通知好煎熬!祝楼主二面顺利呀
笔试 bug + 警告也能过!和芯动的缘分好神奇
相关推荐

点赞 评论 收藏
分享