豪威科技一面面经

7.3投递，7.10笔试，7.19早上一面，为技术面，过程为简单自我介绍，并询问了一些基本情况，这次是面试以来被问的比较详细的一次，面试官从排名到项目经理一个一个问了个遍，主要就是根据个人的项目，有针对性的问每个人问题。中途第一个项目因为太久没复习，有一点小卡顿，但后面感觉还不错。最后反问的时候提及成果数量不够。希望能过一面。

很突然，电话面试的1.示波器测量高频小信号注意事项2.Linux的中断原理3.I2C死锁，怎么解决4.spi，平常遇到什么问题5.多线程与单线程区别6.pcie的核心架构7.pcie枚举8.uboot9.can10.IAP流程11.qt中甘特图如何实现的12.fpga如何执行算法的，13.Linux中页管理如何实现的14.tcp的层级、三次握手、四次挥手、15.低功耗如何实现的

第一面面试官就听了我一个项目就走了，10几分钟？？？？，这最后还是纯纯看学历吧，感觉希望不大😖😖😖

8.21 二面虽然投的是验证岗，但面试官一个验证问题都没问，全问的FPGA的问题，主要针对transformer网络的部署。让我举几个在做项目过程中有趣的debug过程。。。八股部分:1. 以赛灵思FPGA为例，这个DDR Controller是自己设计的吗？官方的这个 MIG IP 用户端有哪些时钟资源，需要提供给IP的时钟和输出的用户时钟有什么关系?2. 让我算了下我各subsystem所需的带宽，DDR的带宽；3. axi的outstanding的理解；4. FPGA芯片上的时钟相关的资源？（我提说了PLL, MMCM 以及 bufg）PLL和MMCM的区别？这些时钟buf的作用？