晚上arm和nvidia笔试撞车了

笔试和综测做完已经一周多了，还是没有接口人联系我，请问还有机会吗？求求来个接口人捞捞我

岗位：数字设计工程师（想到紫光就直接写FPGA了，又写错一个题目）时长：共计半小时面试流程（电话面）：1️⃣自我介绍2️⃣八股面试官问了一些经典八股，xilinx7系列的资源组成，FPGA选型时的资源评估，cdc，时序优化操作。其中资源组成我忘了说一些硬核了，外设接口啥的。3️⃣项目主要关注FPGA的工程，毕竟是做FPGA的，问了voq是啥，项目中优化的过程。大部分还是考基础。4️⃣反问环节问了紫光的培养流程，还是挺完整的，从总体培训，到企业文化，到一对一导师。5️⃣总体感受面试官感觉还挺累的，不过还是很专业👍，面试体验还是很不错的。

一面面试官base上海，做SoC的，这个问项目细节，还有八股拷打得比较详细，主要就是针对我实习做的这几个模块问一问，spi里面做了两个fifo，就问了问异步fifo设计需要注意的点，跨时钟域怎么做，简历上我说自己做过cdc check，就问了一下cdc check学到了什么东西，当时正好做了很多笔记，就说了几种error类型，然后问综合，跑过哪些模块的综合，然后我简历设置了两个钩子（故意吸引面试官问的点）都问到了，我就直接大说特说。然后就是学校里的项目问了问怎么去验证设计的功能有效。然后问amba了解多少，udp协议（因为我有提到）了解多少。面试体验挺好的

base成都，8.24投递，8.25测评笔试，8.29通知面试 两位面试官，主要是针对简历上项目提问。因为有过验证实习经历，第一位面试官主要针对实习做的东西提问，感觉自己面试的时候有点紧张，讲的部分有点啰嗦，并且过于垂直，没有结合太多验证思维和验证方法学。面试官针对项目结合uvm的一些八股还有项目细节提了一些问题，最后问了下项目的局限性和可以提升的地方。 第二位面试官主要问了下毕设，更多是从设计角度问的，问数据流，加速的方式，用了什么指令集，怎么实现的加速，问cnn是自己手搓的还是开源的，软硬件怎么协同的。 整体感觉不是特别拷打，一些地方自己没有说清楚面试官也没有一直追问。更多侧重于让你介绍项...