发面经攒人品#士兰微狠狠压力面了😭😭😭😭士兰微面试，技术面压力面的部分就不写了，哈哈哈哈哈，想了解的可以私聊😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁1️⃣设计实验，有没有了解过些理论的指导方法？比如说那个田口方法，有没有了解过？2️⃣目的清不清楚比如说 JTAG 啊， JTAG 啊， ACQ 啊这种3️⃣实验从机理上来讲，它主要是考察一些什么产品的什么，哪一方面的特性。4️⃣了不了解mos管和igbt5️⃣正常去做那个 Minitab ，会去做这种数据分析吗？找到一个最优值，功率、时间、温度6️⃣对器件的电路这一块有没有了解？电路的设计。7️⃣对士兰微的了解8️⃣反问环节

我爱发面筋！全程50多分钟，面试官老哥没开摄像头，但是声音贼温柔按着简历狂问项目，项目按个讲一遍，画框图，问细节，然后问了点uvm八股，反问后结束 反问获得的信息：应届生是先到池子里被不同部门的人挑走，部门是按照IP划分的，然后会有集体培训和小的任务在前期。后面如果推进的话会很快反馈（小哥为了回答我还现场去问同事，这态度真的吹爆 总结下来面试体验挺好，期待推进

一大早上9点开始，是一个女面试官，没有自我介绍，没有八股，直接讲项目，挑一个你觉得最能体现你水平的项目讲讲。由于主包确实没做过什么很有水平的模块，都是些简单的模块，于是就对着框图开始讲。每个子模块的设计逻辑，用途，频率，验证的golden case，综合约束写了什么，如果不对异步路径约束会有什么问题，最近学了什么新的工具，什么学的。反问，后面还有没有三面，面试官急着赶下一场，时间比较紧。

时长：40min1、自我介绍2、为什么选择我们公司3、项目比较出彩的点，追问，为什么4、异步电路本质5、为什么同步复位？不同步复位会怎么样？6、异步电路和同步电路的各自好处7、对DC了解吗8、如何降低功耗（器件层面高阈值器件9、手上offer情况不算特别难。比较中规中矩的面试。发面经攒人品。