攒攒人品！有面试过同岗的朋友欢迎评论区交流1.项目拷打2. 你有做过 System Verilog、Verilog 相关的动手编程练习吗？3. 动态数组和哈希数组是什么差异？4. 什么时候用哈希搜索，什么时候用动态搜索？5. virtual interface 和普通的 interface 有什么差异？没有 virtual interface 是否无法实现相关功能？6. System Verilog 中 旗语 是什么意思？一般用在什么场景？7. UVM 中 virtual sequence 和普通的 sequence 有什么差异？为什么叫 virtual sequence？8. UVM 的启动接口是什么？在 TB 中调用 run_test 后，如何触发整个 UVM 平台执行？9. run_test 在哪个 phase 里面开始执行？UVM 的 phase 分为哪些子 phase，又可分为哪几组？10. EDA 工具 VCS 是通过什么途径获取的？有使用它跑过仿真、查看过波形吗？11. AXI 协议中，如何保障多主机访问之间的 order（顺序）？12. AXI 协议中，乱序接收的适用场景和不适用场景分别是什么？13. AXI 协议中关于 order（顺序）是怎么规定的？

1. 解释C++11/14/17中的完美转发（Perfect Forwarding），它解决了什么问题？参考答案：完美转发通过std::forward保持参数的值类别（左值/右值）：问题背景：模板函数转发参数时，右值会退化为左值引用，无法触发移动语义实现机制： 使用万能引用（Universal Reference）：template<typename T> void func(T&& arg)引用折叠规则：T& && → T&，T&& && → T&&std::forward<T&...

问题有引导性，很有启发，面试体验很好项目拷打八股1.怎么理解task phase和function phase？2.哪些phase是task phase？3.build和connet两个phase的顺序？4.run phase和12个子phase是什么关系，可以同时使用吗？5.怎么理解多态？6.了解static的用法吗？7.fork join/join_any/join_none的区别8.axi4相比axi3有什么区别？9.outstanding，乱序，交织是什么?10.axi4支持乱序和交织吗?11.axi-full和axi-lite有什么区别？12.axi-lite比full少哪些信号?13.axi-lite支持outstanding，乱序，交织吗？14.axi-lite有wid吗?

给大家分享下前段时间碰到的验证面试问题，比较基础，仅供参考1. 怎么验axi协议，怎么验outstanding等等2. 一个握手断言，valid-ready，valid拉高的当周期ready为高3. uvm，sv基础，例如function/task区别，uvm phase机制，工厂机制，config db，tlm通信，覆盖率有哪些，sv线程同步断言怎么写，交叠非交叠，怎么判断多周期，rose函数等等。电路基础：异步复位同步释放，阻塞非阻塞赋值，跨时钟，异步fifo等等，异步fifo深度怎么计算4. 芯片的全流程是什么5. 验证场景：异步fifo怎么验证6. python可以做些了解