秋招记录｜思特威FPGA一面：

一面（60分钟）-技术面-几个人一起轮流问 1、自我介绍 2、问项目（只问了PCIE的项目-实现 PCIE Endpoint的功能，BAR空间配置，是否调用IP，AXI4-Stream/AXI4-Lite 接口、处理 PCIE 的中断，遇到什么问题，怎么解决等，问了非常久） 3、开始问协议，PCIE的基本架构，分层架构，各层作用 4、TLP 的地址路由机制是怎样的？如何区分内存地址空间、I/O 空间和配置空间的 TLP？ 5、PCIE 5.0了解么，对比之前的更新了什么（不了解） 6、上板调试方法（ILA）有什么心得 7、了解国产FPGA芯片么，知道哪些，用过哪些，和国外的有什么区别 8、 反...

9.1晚三面专家面。综合来说就是promax版本的技术面加上一点点时间的综合面，没有智力题，无八股或者说穿插在项目中就自然而然会提到一些。因为面的是IC开发岗，但是我做的都是通信相关的项目，然后有一个专家可能觉得项目经历不太匹配直接让我说和IC相关的问题，导致我只能说一些时序解决上的问题，然后项目中一些非同源时钟解决的问题以及如何去找到问题都没有说。还有就是一直在追问高速接口的问题，但是我也没有答的特别好。就感觉他不太满意吧。综合面经典问有没有对象，然后地点的选择，以及有没有其他offer，如果有的话怎么在其他的和中兴之间做选择？我直接猛夸中兴文化，然后说不奢求蓝剑，如果给发SSP，会第一考虑中兴这边的岗位。最后反问环节就是几个简单的问题。时长一个小时，中兴之路可能就在没有摄像头的专家面下结束了，诶。

一面-技术（50分钟） 1、自我介绍 2、项目提问（问了两个设计项目，主要问动态调整流水架构和项目中低功耗设计，项目flow会问的比较详细，不合理的地方面试官会反问） 3、如何进行时序分析和优化，对不同的工艺角，采用哪些应对措施？ 4、在算法硬件实现过程中，如何确保浮点运算和定点运算转换的精度损失在可接受范围内（因为简历上有FPGA的算法部署） 5、常见的跨时钟域处理方法（握手信号、异步 FIFO 等），说明其工作原理和使用场景 6、MIPI - CSI，设计CSI怎么解决信号反射？传图像有噪声，怎么定位问题？ 7、LVDS、TMDS的了解（都知道，简单回答了一下，没详细聊，知道即可） 二面-...

面试官：“你平时算法题刷的多吗？”我：“不多，刚开始刷”面试官：“那做一道合并两个有序数组吧”他真的，我哭死爱了爱了