题解 | #根据状态转移写状态机-二段式#

根据状态转移写状态机-二段式

https://www.nowcoder.com/practice/5b2ff27610d04993ae92374d51bfc2e6

这道的答案错了 ,能通过的都不是这道题目(状态转移图所描述的时序路逻辑)的正确答案
相信通过验证的答案 描述的都是下面这个状态转移图的逻辑(随手画的 勿喷)
大家大可尝试用三段式mealy写一下下面这个逻辑 就知道答案和题目是不匹配的 
具体为什么这么多人理解错,还望大家认真思考


能通过检测的答案我就不发了,因为讨论区的都能通过
下面是题目本身时序图对应的答案(是通不过验证的):
`timescale 1ns/1ns

module fsm2(
	input wire clk  ,
	input wire rst  ,
	input wire data ,
	output reg flag
);

//*************code***********//

reg [2:0] c_state,n_state;
parameter s0=3'b000,s1=3'b001,s2=3'b010,s3=3'b011,s4=3'b100;

always @(posedge clk or negedge rst) begin
    if(!rst) begin
        c_state<=s0;
    end
    else begin
        c_state<=n_state;
    end
end

always @* begin
    case(c_state)
        s0:n_state=(data)?s1:s0;
        s1:n_state=(data)?s2:s1;
        s2:n_state=(data)?s3:s2;
        s3:n_state=(data)?s4:s3;
        s4:n_state=(data)?s1:s0;
        default:n_state=s0;
    endcase 
end

always @(posedge clk or negedge rst) begin
    if(!rst) begin
        flag<=0;
    end
    else begin
        flag<=(c_state==s4)?1:0;
    end
end

//*************code***********//
endmodule



全部评论
你这个输出慢了一拍,题目要求是第四个输入时立刻输出1。 把最后一个always改成由next_state判断就行了。 always@(posedge clk or negedge rst) begin if(!rst) flag <= 1'b0; else if(next_state==S4) flag <= 1'b1; else flag <= 1'b0; end
1 回复 分享
发布于 2023-04-19 00:54 美国
问题压根不是出在这里,他这道题的能通过的答案如果遇到短时的data,根本到不了第三个状态,何谈输出
点赞 回复 分享
发布于 2023-05-16 15:59 陕西
有不同的,仿真跑跑波形就能看到。
点赞 回复 分享
发布于 2022-12-21 13:25 山东

相关推荐

存一千万就可以进大厂实习
石圪节公社发型师:有存一千万的实力还实习个嘚,直接躺平
点赞 评论 收藏
分享
待现的未见之事:起码第一句要把自己的优势说出来吧。比如什么xx本27届学生,随时到岗....
点赞 评论 收藏
分享
04-08 10:36
已编辑
华南理工大学 C++
点赞 评论 收藏
分享
评论
2
收藏
分享

创作者周榜

更多
牛客网
牛客企业服务