• 一面技术面

  面试环节，面试内容主要包括2个部分：

• 第一方面
  主要是：项目上的细节，自己所负责的部分以及自己所用FPGA的结构相关问题，举几个小问题：spi总共有哪几种模式，uart是怎么设置的，用的FPGA是什么型号，是否使用了FIFO，FIFO是同步时钟还是异步时钟，CLB的结构构成（问的LE，但是我说我用的xilinx家的，所以说了CLB的构成）.

• 第二方面
  主要是：基础知识。这方面问题问的相对而言比较多。

• SRAM本来为256* 8bit，拆分为两个128 *8bit的SRAM，其功耗该如何变化，为什么？

• FIFO结构中，本来由双端口RAM实现，但是如果用单端口的RAM该如何进行实现？

• setup time和hold time与什么有关，出现了时序违规怎么解决，hold time与时钟有关吗？

• 跨时钟域：FIFO中跨时钟域应该注意什么问题，脉冲信号跨时钟域的问题？

• always列表中敏感列表中未包括完整的话会出现什么问题？

• 状态机有哪几种？区别在哪？

• 是否从事过ASIC设计，是否了解其设计流程？

• 在ASIC设计中，如何保证RTL级设计与网表对应？

汇顶提前批[FPGA设计岗位面经]

电话面试

    电话面试主要也是问的技术相关。
    首先让进行了自我介绍。然后让简单介绍自己的项目，主要的框架和结构都让详细的说明，然后主要就是面试官进行提问。
    项目上的问题问的比较多，具体的不多说。
    其他知识问到的有：
    1、FIFO的满空信号分别是在哪个时钟域产生的。
    2、项目中有没有遇到什么时序问题，怎么解决的。
    3、跨时钟域怎么处理，数据跨时钟域以及单bit信号的跨时钟域。
    4、差分信号的优点以及如何处理（我项目中有涉及差分信号）
    5、同步复位和异步复位的优缺点。
    6、了不了解高速接口的相关协议等等.

一面技术面

  主要是问的简历上的问题，其他知识问几乎没怎么问。
    主要问了：
    1、用的什么板子，什么仿真软件。
    2、uart用的多少波特率，时序。
    3、时序怎么约的，时序问题怎么解决的。
    4、系统中的采样率，时钟，带宽。
    5、有没有用过fifo，怎么用的。
    6、怎么测量信号的质量的，用什么测的，怎么测的。
    7、有没有做过input delay或者output delay。

三面综合面

综合面啥都问，感觉像是两个大佬，技术和其他方面都聊，都问，项目方面也问的很多。
有几个不一样的问题：
1、谈谈中美关系。。。
2、工作中的创新点，相比其他产品，特点，优势。。。
3、本专业的学习上兴趣爱好在哪一方面

中兴提前批