牛客创作赏金赛参与方式全新升级！发30字，记录你的求职/生活/职场/校园日常，或提出相关问题。发15字+图片，记录招聘会/现场面试，以及求职/生活/职场/校园日常。发一篇即可得现金红包5元，多发多得！一、活动奖励活动时间：活动轮次活动时间发奖时间第六轮11.08 00:00 -11.21 24:00（已结束）11.26 前（已打款）第七轮11.22 00:00 - 12.05 24:00（已结束）12.10 前（已打款）第八轮12.06 00:00 - 12.19 24:00（已结束）12.24 前（已打款）第九轮12.20 00:00 - 12.31 24:00（已结束）2025.01.07...

题意整理   本题要求根据加法器的逻辑表达式实现该电路，采用门级描述方式。   注意，题目中给出的是总体的逻辑表达式，还需要求出各个位的G  P  Ci。   题解主体   根据题目所给的Ci 逻辑表达式，求出C0 、C1 、C2 、C3 的逻辑表达式如下：        由上述逻辑表达式，可画出超前进位产生电路如下.       进而可画出超前进位加法器电路图如下：       根据电路图和逻辑表达式，将电路转换成Verilog代码描述如下：        and   ad0(ad_o0,&n...

题意整理   本题给出的是比较器的真值表。需要根据真值表写出输出端的逻辑表达式   注意，根据真值表，可得出输入端是：A[3:0]  B[3:0]，输出端是Y2  Y1  Y0，均是单bit输出。   题解主体   根据题目所给比较器真值表，求出Y2  Y1  Y0的逻辑表达式如下：   Y2=A[3]·~B[3]+(A[3]⊙B[3]) ·A[2] ·~B[2]+ (A[3]⊙B[3]) ·(A[2]⊙B[2]) ·A[1] ·~B[1]+ (A[3]⊙B[3]) · (A[2]⊙B[2]) · (A[1]⊙B[1]) · A[0] ·~B[...

题意整理   题目要求使用函数实现4bit数据大小端转换的功能，所谓大端，即数据的高位写在左侧，低位写在右侧。小端则反过来：高位写在右侧，低位写在左侧。实现N比特数的大小端转换，只需要把数据的N位赋值给0位，N-1位赋值给1位，依此类推。   在函数编写完成之后，实现对两个不同的输入分别转换，只需要调用两次函数，分别对两个输入进行转换即可。   题解主体   在Verilog HDL中，函数的声明由关键字function开始，endfunction结束。对于函数中的语句需要用begin…end包含，即使只有一句。函数的声明模板如下：        &nb...

题意整理   题目要求编写子模块实现两个输入数的大小比较并输出较小值，可以使用if-else语句实现。同时要求在主模块中实现三个输入数值的大小比较，假设三个输入变量为a,b,c。则可以先比较得到a,b中的较小值m，再得到b,c之中的较小值n。最后比较m,n的大小，输入较小值，即可得到a,b,c的最小值。   题解主题   Verilog HDL中，在声明过程中，主模块和子模块在声明方式上没有差别，都是以module开始，endmodule结束。当在一个模块中例化另外一个模块，则后者成为前者的子模块。题目要求编写一个模块，比较两个数值的大小，并输出较小值，该模块本身可以独立完成功能，通过在主模块...

题意主体   根据题目的要求，不需要改变模块的输入端口：    module template_module(       input [7:0] data_in,       output [7:0] data_out   );           generate…for语句是Verilog HDL语言特有的语句，使用循环结构编写可综合的多个形式相近的代码，循环变量必须由特定关键字genvar声明。使用格式如下：        genvar ...

题意整理   题目要求求解两个无符号数的差值，也就是将较大值减去较小值，首先需要比较输入数值的大小关系，然后选择不同的操作。对于输入数值a,b，可能存在两种情况：a>b和a≤b，符合if-else语句的逻辑，可以使用if-else语句完成功能的实现。   题解主题   根据题目的要求，模块的输入端口包括：          系统时钟和复位信号：clk,rst_n;           两个8bit输入信号a,b.   输出端口包括：   &...

题意整理   题目要求根据指示信号select的不同取值，执行不同的操作，有两种方法可以实现：一种是使用嵌套的if-else语句，第二种是使用case语句。使用if-else语句逻辑层次上不够清晰，代码也稍显冗余，所以本题采用case语句。注意题目要求输入信号为有符号数，另外输出信号可能是输入信号的和，所以需要拓展一位，防止溢出。   题解主体   根据题目的要求，模块的输入端口包括：   系统时钟和复位信号：clk,rst_n;   两个8bit输入信号a,b;   一个指示信号select.          输出端口包...

题意整理   1、寄存器的位是可以分开单独运算的，并不是一个输入就一定是一个数据，在很多情况下，一个输入既包括数据又包括地址等其他有效信息   2、需要考虑数据锁存的问题，一定要在sel为0的时候进行锁存，只有此时的写入才是有效的（validout的下降沿写入有效），同时存在多种情况且没有优先级问题，建议使用case语句   题解主体   可以得到状态转换：       sel     out     validout       0     0  锁存输入     0       1     [3:0]+[7:4]      1       2     [3:0...

题意整理   1、在硬件中进行乘除法运算是比较消耗资源的一种方法，想要在不影响延迟并尽量减少资源消耗，必须从硬件的特点上进行设计。根据寄存器的原理，由于是二进制，所以进位和退位为x2或者/2，同样除7可以使用进位3然后减去本身的做法，这样就将乘除法运算转化为位运算，这是一种比较简单的整数运算处理。   2、 需要给出一个计数器的状态机，注意d输入不是随时有效的，只有在cnt计数为0的那个时钟沿，d输入有效，因此需要设计一个寄存器din，在cnt为0时候锁存d的值   题解主体   根据题意分析，可以得到状态转换：   设输入为d，计数器为cnt   移位运算逻辑：         位运算   ...

题意整理   1、简单理解奇偶校验   奇校验：原始码流+校验位 总共有奇数个1   偶校验：原始码流+校验位 总共有偶数个1   2、计算奇偶校验的方法  按位求异或得到奇校验结果，对其求反得到偶校验结果   3、连续进行异或 odd = ^bus  对bus进行异或位操作   题解主体   通过异或计算得到结果，对数据进行位运算。   根据激励方程和输出方程以及思路整理，关键电路如下：          将电路转换成Verilog代码描述如下    wire odd;   assign odd = ^bus;   assign check = sel...

题意整理  1、T触发器是进入的值为1的时候，寄存的值发生翻转 2、注意异步复位 3、需要注意寄存器翻转的逻辑，第二寄存器是否翻转取决于第一个寄存器是否为1，前者输出情况有三种：在data输入控制为1下从0到1到0不断翻转，data为0锁在1，data为0锁在0 ps： 考虑rst为1且完成了初始化，rst  低电平复位高电平有效  题解主体  T触发器的特性方程 Qn+1 = T Qn ' +T ' Qn = T⊕Qn (其中Qn为现态，Qn+1为次态) T触发器的特性表  T    Q   &nbsp...

题意整理  本题要求设计一个四选一的多路器，注意输出的定义是线网类型，因此不能使用always组合逻辑块，但是实际上，在语言中使用reg并不一定会被综合成寄存器。  题解主体  可以得到状态转换：  d0    11 d1    10 d2    01 d3    00   根据激励方程和输出方程以及思路整理，关键电路如下：            通过2/1选择器进行判断，需要三个这种结构  将电路转换成Verilog代码描述如下：  ...

offer在哪里？   已经三月份啦！！！     各个厂子的春招都开始啦        还不知道如何网申？  还不知道怎么斩获offer?     别人家的孩子已经拿了好几个offer了？  我的牛油也要有好offer！！        牛客特别邀请了去年秋招中的offer收割机分享校招经验，这里有详尽的笔试资料，精准的考点回顾，丰富的面试经验。 快来搬好小板凳记笔记啦！🧐        01           01 靠谱大佬带飞         各大厂offer收割机，优秀学长学姐倾囊相授，多种经验横向比较，大厂offer快到我碗里来！         02 简历秘籍         ...

说明：本手册为通信技术工程师求职资源汇总，部分信息来源于往届学姐学长的分享          一、校招简介         投递链接：   https://www.nowcoder.com/jobs/school/schedule?fromPut=pc_newmedia_shequn_shequn_txjsgcs0221                       1.1校招构成     每年的校招主要由秋招和春招组成，主要面向应届毕业生，各自都有提前批和补录的环节。    1.2校招时间     不同公司开启校招的节点不一，但大致遵守每年7月前后开始秋招提前批、正式秋招、秋招补录，每年3月开...

说明：本手册为无线通信工程师求职资源汇总，部分信息来源于往届学姐学长的分享          一、校招简介         投递链接：   https://www.nowcoder.com/jobs/school/schedule?fromPut=pc_newmedia_shequn_shequn_wxtxgcs0221                       1.1校招构成     每年的校招主要由秋招和春招组成，主要面向应届毕业生，各自都有提前批和补录的环节。    1.2校招时间     不同公司开启校招的节点不一，但大致遵守每年7月前后开始秋招提前批、正式秋招、秋招补录，每年3月开...