不知名的蓝胖 level
获赞
0
粉丝
0
关注
9
看过 TA
66
中山大学
2024
C++
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235491
使用握手信号实现跨时钟域数据传输
2023-04-15
答案正确
< 1ms
0K
Verilog
235491
使用握手信号实现跨时钟域数据传输
2023-04-15
答案正确
< 1ms
0K
Verilog
235499
根据RTL图编写Verilog程序
2023-04-15
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-04-15
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-04-15
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-04-15
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2023-04-15
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2023-04-15
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2023-04-15
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-04-15
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-04-15
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-04-15
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-04-14
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-04-14
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-04-14
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-04-14
答案正确
< 1ms
0K
Verilog
234314
数据选择器实现逻辑电路
2023-04-14
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2023-04-14
答案正确
< 1ms
0K
Verilog
235517
超前进位加法器
2023-04-09
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2023-04-09
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务