题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL30 |
数据串转并电路
|
2024-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2024-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2024-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2024-04-02
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2024-04-02
|
答案正确
| < 1ms | 0K | Verilog | |
235527 |
序列检测器(Moore型)
|
2024-03-23
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2024-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2024-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2024-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2023-07-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-05-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-05-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-05-15
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
234331 |
奇偶校验
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: