题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
NC33 |
合并两个排序的链表
|
2024-02-18
|
答案正确
| 29ms | 10456K | Java | |
NC33 |
合并两个排序的链表
|
2024-02-18
|
答案正确
| 28ms | 10480K | Java | |
NC50 |
链表中的节点每k个一组翻转
|
2024-02-18
|
答案正确
| 32ms | 10428K | Java | |
NC50 |
链表中的节点每k个一组翻转
|
2024-02-07
|
答案正确
| 32ms | 10504K | Java | |
NC21 |
链表内指定区间反转
|
2024-02-06
|
答案正确
| 21ms | 10008K | Java | |
NC78 |
反转链表
|
2024-02-05
|
答案正确
| 26ms | 10172K | Java | |
234330 |
异步复位的串联T触发器
|
2022-09-09
|
答案正确
| < 1ms | 0K | Verilog | |
234310 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2022-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2022-04-01
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2022-03-31
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2022-03-31
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2022-03-31
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2022-03-31
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2022-03-31
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: