开奖：Tplink FPGA岗 sp+6OC:          飞腾 数字ic前端 （已拿小奖状）京东方      FPGA （已拒）润科通用  FPGA （已拒）泡池子：海格通信  数字ic前端面试中：新华三       数字ic前端匠芯创       数字ic前端挂了：兆易创新 综合评审挂了，*****联发科总结来说今年形势严峻已经做好了吃苦的准备虽然都不太满意但是确实因为自己菜加油加油加油  

投了60+公司，只有三个公司回消息真的绷不住了，末流985ICer真的想在寒潮中找份凑合的工作，求建议！

面完tplink感觉我还不错，面完兆易创新我是**废物555

普联（tplink）FPGA工程师，base深圳一面 40min主要围绕项目，对模块的架构，模块的具体代码进行了解如何评估性能，什么工具，如何优化感觉对面是工程师，对于细节比较感兴趣二面 40min输入8位，输出12位的手撕代码缓存一致性，单播多播广播如何实现众核系统中cpu的优先级如何fpga如何优化，流程内部资源有哪些dc综合用的工衣库，工艺角模块之间面积比值如何敲定有没有上过板子结合项目问了比较多的八股文，节奏比较快应付不过来展现拉能力的时候到了三面 20min自我介绍教育经历社团角色论文、专利内容兴趣爱好估计寄了面了不到半小时没给反问环节面试官也一直打哈气已拿意向sp＋6（a了1k）比想象中的好点也是目前为止第一个offer