获赞
50
粉丝
24
关注
10
看过 TA
274
北京邮电大学
2023
IC验证工程师
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
234333
位拆分与运算
2023-05-08
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2022-09-24
答案正确
< 1ms
0K
Verilog
VL45
异步FIFO
2022-09-24
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-08-29
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-08-29
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2022-08-20
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2022-08-20
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-08-19
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2022-08-15
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-08-15
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-08-11
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-06-02
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2022-06-02
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2022-06-01
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-06-01
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-05-31
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-05-31
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2022-05-26
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2022-05-26
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2022-05-26
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务