题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
NP83 |
错误出现的次数
|
2024-03-30
|
答案正确
| 34ms | 4540K | Python 3 | |
NP80 |
数字的十六进制
|
2024-03-30
|
答案正确
| 41ms | 4616K | Python 3 | |
NP32 |
牛牛的加减器
|
2024-03-30
|
答案正确
| 30ms | 4560K | Python 3 | |
VL34 |
整数倍数据位宽转换8to16
|
2024-02-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL33 |
非整数倍数据位宽转换8to12
|
2024-02-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2024-02-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL52 |
加减计数器
|
2024-01-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL51 |
可置位计数器
|
2024-01-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2024-01-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL49 |
脉冲同步电路
|
2024-01-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL48 |
多bit MUX同步器
|
2024-01-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL42 |
无占空比要去的奇数分频
|
2024-01-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2024-01-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2024-01-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2024-01-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2024-01-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2024-01-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-01-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-01-15
|
答案正确
| < 1ms | 0K | Verilog | |
235491 |
使用握手信号实现跨时钟域数据传输
|
2024-01-15
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: