题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
|---|
235515 |
状态机与时钟分频
|
2024-10-18
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2024-10-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL34 |
整数倍数据位宽转换8to16
|
2024-06-10
|
答案正确
| < 1ms | 0K | Verilog | |
NP13 |
格式化输出(三)
|
2024-03-27
|
答案正确
| 30ms | 4608K | Python 3 | |
NP8 |
为整数增加小数点
|
2024-03-27
|
答案正确
| 22ms | 4644K | Python 3 | |
NP7 |
小数化整数
|
2024-03-27
|
答案正确
| 30ms | 4536K | Python 3 | |
NP17 |
生成列表
|
2024-03-26
|
答案正确
| 29ms | 4400K | Python 3 | |
NP16 |
发送offer
|
2024-03-26
|
答案正确
| 29ms | 4472K | Python 3 | |
VL31 |
数据累加输出
|
2024-02-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-02-17
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2024-02-17
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-02-14
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-02-14
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-02-14
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-02-13
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2024-02-13
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2024-02-12
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-02-01
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-04-19
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: