首页 > 试题广场 >

在 FPGA 设计的功耗优化中，以下哪种技术能够有效降低动态

[单选题]
在 FPGA 设计的功耗优化中，以下哪种技术能够有效降低动态功耗？ 
  • 增加电源电压
  • 提高时钟频率
  • 门控时钟（Clock Gating）
  • 使用更大的逻辑单元
查看正确选项
添加回答
鑫鑫30头像 鑫鑫30
Pdynamic=C⋅V2⋅f
发表于 2026-04-12 20:00:10 回复(0)
提交观点

问题信息

FPGA/CPLD
难度：
1条回答 49浏览

热门推荐

相关试题

扫一扫，把题目装进口袋

求职之前，先上牛客

扫描二维码，进入QQ群

扫描二维码，关注牛客公众号