秋招选择

1.自我介绍2.项目介绍，深挖3.综合面积4.FPGA和ASIC设计的区别，FPGA的优势（我的项目是FPGA）5.约束文件（问的是综合约束，我答成时序约束了）6.静态时序分析，如何时序收敛7.会C++吗，有哪些offer，偏向什么方向8.面积功耗优化经验9.反问面试官很温和，面试体验很好，时长半个小时。

7.13综测，9.3一面，9.18邮件通知挂，现在感觉应该已经招完人了，想起来记录一下，给以后的师弟师妹们参考下大疆综测是比较特殊的，考察的综合能力比较多吧，有点记不清楚具体内容，记得是有计算题一面：被拷打的比较深刻，自我介绍3min，一上来问单光子探测器的原理，又问激光器的原理，再问了很多项目细节，实验时使用的参数，为什么这么选择？面试官就一个，但是感觉思维非常活跃，甚至提出了对我的项目的改进方法。这个岗位主要做雷达相关的，又聊了一些雷达的知识点，主包没做过雷达项目，但是提前被调了下大疆的雷达产品，感觉这一块还是有点聊头的。反问环节，问了团队具体工作业务什么的。感觉一面原理部分被拷打的有点崩，所以挂了也是意料之中啦

8.21  投递9.1   笔试9.15  一面base：杭州自我介绍之后1. FPGA的选择2. FPGA的外围配置以及上电处理如何考虑3.讲述项目中主要的控制环节4.共射，共集，共基电路5.三极管工作状态6.Bode图，运放一般相位裕度考虑多少7.运放选型考虑什么8.电源模块如何考虑9.PCB 如何考虑的10.DCDC电源的工作原理11.前端放大电路放大的增

救救孩子吧！先说点背景信息，楼主211本，北大硕，今年研一，研究方向研二定，老师是快退休的佛系导师，但是不放实习（貌似偷偷去也没事，不打卡），组里36个博士，5个硕士，对硕士生不怎么管。老师本身做的eda方向，但是组里搞什么的都有。我对ic和计算机兴趣都差不多，主要是想搞钱，以及怕中年危机。目前研一在深圳，老师在北京，除了上课没事干，目前纠结的点在于：研一没事干，不转码找点实习可惜了；但是老师博士名额充足，人不push，可以转博 硕博连读（口头承诺过不延毕），个人感觉北大博士出来搞ic出来是不是也还行？目前思路：研一先转码，研一下找实习，研二回北京后了解一下组里情况，合适就读博，不合适接着刷实习转码跑路。想请各路大佬锐评一下