作为嵌入式实习生，高产出并不意味着你要每天完成大量任务，而是要做到“效率 + 学习 + 结果”。下面是几个实用的做法：1. 先搞清楚目标和优先级不要急着动手，先问清楚：这个任务的目标是什么？要解决什么问题？优先级高的是什么？这样才能避免浪费时间在无关紧要的细节上。2. 先搭建最小可运行版本（MVP）先做出一个能跑的最简版本，再逐步完善。这样你能快速验证思路，也更容易发现问题。3. 善用调试工具和日志学会使用 JTAG、串口打印、逻辑分析仪等工具。遇到问题时不要靠猜，靠数据。日志要写清楚：时间、模块、状态、错误码。4. 做好模块化和复用把常用功能封装成可复用的模块（比如驱动、协议栈、通信接口）。...

向各位大佬说一下我的基本情况：本科双非 985硕，都是集成电路本专业，目前研二在读。本科期间接触了很多板级电路的东西，有一些奖项。研究生主要是逻辑开发研一基本上打杂活，只是在HLS上面跑了一个小的神经网络数字识别,辅助师兄弄了一个transformer的verilog硬件的模块研二开始接触加密算法的硬件验证，单纯锻炼了纯verilog，理解了基本的前端设计时序问题和通用接口但是现在很焦虑，一来是同门师兄工作不错（都是双九），我担心自己本科会卡很多。第二点就是觉得目前没有掌握太多就业的点，目前了解的数字方向有ASIC,  IC验证，FPGA的ISP图像处理，serdes接口，还有是听说搞异构也很火？但是异构得会Linux，学习成本有点高，不是很清晰，最后就是嵌入式硬件本科干过的东西。目前很想实习但是机会很少，感觉都不缺了（想找明年三月份后的实习，一般啥时候投简历呀），还是专心搞一个开源项目去做一下，除了异构其他的都是有学习路径和资料的目前，求大佬给个建议........

思特威——面经timeline岗：数字ic目前进度：正式offer除了迪✌🏻的唯一一个offer😭感谢老思。秋招期间在牛客看了很多面经贴，快成老家了，发个面经贴攒攒人品。笔试：8.23常见八股加一道智力题，原来貌似倒计时一个小时但是计时结束也不会强制提交，现在同门反馈是会强制提交了。一面：技术面 9.5 30min总体来说氛围比较轻松，结合项目询问低功耗处理方法和异步处理方法，让讲了个异步fifo，会询问代码量之类的。二面：部门主管面 9.21 30-40min探讨了我项目中所负责的模块的实际应用场景（可能相比起技术细节会更偏向于对IP应用的思考）我的项目多是数模结合的模块，因此也追问了数...

三个面试大概都是40分钟左右，每个面试都是开局2分钟的自我介绍第一个面试，介绍完之后，详细问了实习项目，会让你绘制项目电路图，项目框图，会比较细挖设计方法，然后会根据项目询问相关的知识，然后还会问一些模数电的知识，最后还会抽问笔试的题。然后我是全都不会。。。项目是快两年了，都忘了咋设计的，问stm32的结构，我说是网上照抄的，抽之前做对的笔试题是没答上来的。。。当时我还想着这次一面就可以直接结束了，居然还能继续二面，还得是华子😦（这里面试官还一直说问点简单的。。。😳）第二个面试同样介绍，同样根据项目提问，但这次，回来了，我失去的记忆都回来了！还是很好回答上了，又问了下这个项目技术应用方向等等，最后补了一个手撕，但问的是DCDC和LDO的相关知识，但我逆天押题，完美回答😎最后主管面，一样介绍，这里简单问一下项目，不会深挖，然后问一些常规问题，项目收获，项目难点和解决方法，职业规划，考研看法，学的专业课，平时成绩，自认学习能力如何，公司看法，还问了你和研究生比有什么优势（我直接说我和本科生比有优势，我和研究生没有可比性），又问我如果你比不过同龄人怎么办（我直接说换赛道😁），一直严肃的面试官也笑了总结：一定要把项目记清楚，细节一定要做好，相关知识一定要全面，本身的自我介绍也是有一定引导性，怎么讲的，面试官也大概会怎么去问，把自己擅长方向着重强调一下，让面试官去问你😼，然后就是主管面，很多常规问题，提前准备好说辞，别怯场，面试官严肃，自己也要表现的自信别紧张其实华为泡不泡出来也无所谓，这里就当给兄弟们试试水了，现在已经是签了东莞新能德，违约换宁德时代了，家里条件有点禁不起换了😢祝大家offer多多啊不过确实很准点，华为1145和准点的25小时后