紫光同创

发面经攒人品#士兰微狠狠压力面了😭😭😭😭士兰微面试，技术面压力面的部分就不写了，哈哈哈哈哈，想了解的可以私聊😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁😁1️⃣设计实验，有没有了解过些理论的指导方法？比如说那个田口方法，有没有了解过？2️⃣目的清不清楚比如说 JTAG 啊， JTAG 啊， ACQ 啊这种3️⃣实验从机理上来讲，它主要是考察一些什么产品的什么，哪一方面的特性。4️⃣了不了解mos管和igbt5️⃣正常去做那个 Minitab ，会去做这种数据分析吗？找到一个最优值，功率、时间、温度6️⃣对器件的电路这一块有没有了解？电路的设计。7️⃣对士兰微的了解8️⃣反问环节

士兰微是IDM的龙头，在功率模块方面是国内 NO.11、刚开始没正式面试，跟面试官闲聊了目前的OC，对行业、AE、FAE岗位和今年秋招情况的看法2、自我介绍+项目3、项目的设计难点4、驱动是怎么设计的5、是否全程实现软开关6、反问: 个人工作期望 HR面:1、自我介绍2、个人经历;3、为什么读研4、未来短时间的职业规划反问:应届生培养机制

之前通知的时候明确表示是终面的形式，所以线下分为两次面试，一次业务主管面，一次HR面。主管面压力很大，问到汗流浃背。业务主管面共两个面试官，一个是一面的面试官，一个是技术主管。主要就根据项目经历谈细节，因为简历写了两个较大的项目，所以先是画了这两个项目的功能框图，然后根据框图一直追问细节，直到答不上来为止，压力还是挺大的大概有几个问题1.传感器芯片用的什么型号，能不能说一下工作机理，内部的等效模型。2.为什么后级不加buffer，ADC链路怎么设计的，怎么考虑的。3.电源部分怎么设计的，功率多大，有其他要考虑的地方吗。4.正反电源轨怎么得到的，能不能现场画一下拓扑，讲一下。这样做有什么好处，有没有更好的做法。5.介绍一下阻抗匹配，为什么不做信号线上的阻抗匹配而要用匹配电阻。6. 电源设计pcb有什么要点。7.叠层设计怎么考虑的，有没有进行一些性能测试8.项目量产了吗9.信号幅度有多大，传感器本身的电流输出能力大吗，会对ADC造成什么影响。后面还有一些问题记不清了，总的感觉面试官对细节还是很看重的，后面追问了一些问题，面试官也表示我对细节的理解不够深入后面的HR面就是正常的问题了，网上搜一下就行，问的都一样

岗位是数字芯片开发，具体就是FPGA芯片开发。 这次面试是电话面试，通过短信通知的，到时间他会主动打电话来，面了快一小时。 上来先是问项目，问的很细，简历上的项目都问了一遍，但是相对没那么深，应该主要是看项目是不是自己做的。 没有手撕代码（毕竟是电话面） 但是有八股，不过不多，问了AHB和AXI这类，以及FPGA的内部组成（毕竟是做FPGA芯片的）。 base在深圳高新园，后面说是直接就hr面了。