专业对口岗位为0是什么体验

背景，本科中上211，专业是微电子，硕士国科大。中间有1年时间在做模拟ic版图，后来觉得没前途就考了个研究生。最近刚开学，导师目前在搞slam算法和图像信息处理，个人觉得我的背景不太好（不是双9加上中间有较长的Gap）做不了slam算法。本科时期有学过Verilog，毕业也是用Verilog写的项目。如果入行做IC验证，从研一开始自己学可行吗（听做这行的本科朋友说HC比FPGA高很多）？我导人比较好，后边大概率能出去实习。还有一位项目较多的老师想邀请我给他做1年FPGA的工作（有指导且技术力较高，有高速接口的内容，而且听说他去年带的学生秋招找的不错），或者去尝试下学FPGA也行？或者就是自己捣鼓硬件，最后去做单板硬件这样（可能有点亏学历），各位大佬们有没有建议呢？最近真的很焦虑，刚开学觉都睡不好？希望看到这里的大佬能给个意见

聊项目主包全是FPGA项目，面试官突然不知道问啥了。先问了会毕设题目之类的。然后开始上八股流水线设计经典跨时钟处理，异步FIFO设计异步FIFO需要哪些约束功耗组成，优化方法然后开始上强度反相器的内部组成pmos,nmos位置能不能反过来那有没有同相器呢？为什么呢？buffer一般的作用，buffer的组成多电压域时，需要再电压域之间插入什么cell为什么要插，不插会怎么还有几个类似的问题，猪脑过载，不记得了拷打时序约束，搭配实际场景来问复位的约束有哪些异步复位有什么问题，怎么解决反问 。主包被自己菜到了，尤其是同相器，多电压域那块只会答一个电平转换器，感觉面试官一直在教我。凉凉，感谢面试官不...

自我介绍，问slam项目中AXI DMA传输过程，ARP协议是什么，怎么获取MAC地址的。乒乓buffer是干啥的，异步fifo调ip核还是自己写的。速率功耗怎么测的。然后是实习项目提问。八股：AXI的狭窄传输，非对齐传输，异步fifo常见问题。cdc check的错误类型，dc的sdc写了哪些约束，dc_shell用过哪些命令。反问全程30min

时间线：8.19 官网投递9.1 测评+笔试，测评是一个没做过的题库，还挺有意思9.6 收到面试邮件9.13 一面，技术面，面试官笑嘻嘻的，氛围挺好，时长40分钟左右，介绍完项目之后问了主要工作内容，然后对其中感兴趣的部分详细问了问设计架构，后面结合项目问了问跨时钟域的八股，反问问了联想的业务方向和团队规模，回答的不是很直接，有点打哈哈的意思9.13 当晚收到二面邀请岗位base上海，逻辑技术开发工程师