避雷！润科通用

9.3下午一面，是雷达的信号处理部门面我通信的。然后我提前进去了，面试官也说提前开始。这家比较中规中矩，就是自我介绍，项目介绍，问项目的简单细节。面试官人还挺好的，也是做FPGA的所以我说的难点她也能get到。并且说你有什么想问的都可以问，什么想要求的都可以提，然后就简单反问base地，以及期望薪资。IC #26秋招

2025年9月22日，专注为企业提供市场战略的机构“Global Info Research(环洋市场调研)”出版的《2025年全球市场半导体量测设备翻新总体规模、主要生产商、主要地区、产品和应用细分研究报告》重点分析全球半导体量测设备翻新总体规模，主要地区分布占比，主要企业排名和竞争分析，主要产品类型规模，下游主要应用领域规模。同时分析全球市场主要厂商（品牌）产品特点、产品规格、收入、毛利率及发展动态。历史数据为2020至2024年，预测数据为2025至2031年。本文研究半导体量测设备翻新（Semiconductor Inspection and Metrology Equipment R...

一面9.4 二面9.10不理解怎么问了我C++总结：对计网和算法要求很高，可能是因为核心部门，大厂梦继续努力

背景：某低功耗芯片在待机模式下漏电流超标，需要通过电路设计优化将功耗降低至≤1μA，核心围绕低功耗设计技术展开。核心代码模式算法题：删除有序链表中重复的元素-I追问1：如果换成 FinFET 工艺，比如台积电 7nm 的，怎么优化晶体管尺寸来减小漏电流？追问2：物理设计上，怎么用多电压域设计，来分开给关键和非关键模块供电？追问3：如果芯片要做 DVFS，PMU 那边是怎么配合，来优化电压和频率的？追问4：画版图的时候，衬底接触和隔离环要怎么弄，才能避免闩锁效应？追问5：实际项目中，有没有碰到过因为工艺偏差时序收不上的情况？一般是怎么解决的？