大厂看不上我，小厂自己不想去。哎……

主包是信号链的，不知道为啥 被分配到传感器部门面试官人很好，鼓励了主包是做传感器的，所以对信号链没有提问说纳芯微 对AE非常重视，每一两款芯片就配一个AE，资深AE做产品经理定义需求（国内很多芯片厂商 AE和FAE水平真不行，手册也烂）（这也是国产芯片很大的问题，手册虚标，用户不会用，技术支持）好，希望可以通过

我想投数字ic验证相关工作，有大佬帮我看看简历还有什么值得修改的吗

8.21 二面虽然投的是验证岗，但面试官一个验证问题都没问，全问的FPGA的问题，主要针对transformer网络的部署。让我举几个在做项目过程中有趣的debug过程。。。八股部分:1. 以赛灵思FPGA为例，这个DDR Controller是自己设计的吗？官方的这个 MIG IP 用户端有哪些时钟资源，需要提供给IP的时钟和输出的用户时钟有什么关系?2. 让我算了下我各subsystem所需的带宽，DDR的带宽；3. axi的outstanding的理解；4. FPGA芯片上的时钟相关的资源？（我提说了PLL, MMCM 以及 bufg）PLL和MMCM的区别？这些时钟buf的作用？