我这电子信息工程的，秋招时在一家知名中字辈半导体公司泡了快两个月。从初面的数字电路基础，到二面的FPGA项目实操，再到终面的技术leader面，每轮都得啃新知识点。期间还被拉去参加了三次技术面，感觉把大学四年的嵌入式、通信原理知识又重新焊在了脑子里。虽然后来因为地域原因没去成，但这段经历让我把电子信息的核心技能练了个遍，现在想想，还算可以吧。

岗位： 数字IC前端设计 (已收到意向)面试轮次： 共三轮技术面试整体感受：芯原的面试非常务实、技术深度很足。面试官会基于你的项目经验，延伸考察从系统架构、性能优化到后端流程等全方位的能力，尤其注重对设计“权衡 (Trade-off)”和实际问题解决能力的考察。第一轮技术面面试焦点： 侧重于对单个IP设计的深度、PPA优化细节和设计基本功的考察。低功耗设计与权衡：要求详细阐述一个低功耗项目的设计方案，包括要解决的功耗瓶颈是什么。追问为了实现极致的低功耗（如全局时钟关断），牺牲了哪些性能（如唤醒延迟、数据丢失风险）。如何通过设计来弥补或管理这些牺牲，例如提供可配置的工作模式。PPA (功耗、性能...

1、site选择2、简历里写的“模块细分”具体是如何实现的？3、FPGA和ASIC设计的不同之处。4、FPGA和ASIC的RAM都是怎么实现的？5、介绍一下做的算法实现。6、功耗分析怎么做的？了解低功耗设计吗？为什么无复位寄存器功耗更低？一般用在什么上面？举一个例子。模块的休眠模式是什么？怎么实现？IO是什么状态？7、DC综合怎么看报告，关注哪些内容？8、IC设计流程中，前仿和后仿有什么不同？9、做了哪些跨时钟域处理？常用的CDC，异步FIFO为什么可以作为多bit数据CDC处理方式？10、了解DFT吗？11、项目里的功能验证怎么做的？了解IC设计中的验证是怎么做的吗（UVM）？12、同步复位和异步复位区别，同步复位最大的劣势是什么？13、自己的优势是什么。

1、自我介绍2、介绍下你项目的boost3、芯片供电怎么做的4、我这边有单片机只能读取3.3v电压，外置读取5v怎么处理5、如果单片机没开机，而io脚已经接入5v，如何防止倒灌6、dcdc和ldo区别7、怎么给我的ic供电8、运放负电压怎么设计，如何产生负电压画一下ldo工作原理9、i2c了解吗10、fpga了解吗11、画一下低通和高通滤波器12、有源和无源什么区别13、pwm整流器的锁相环怎么工作，他是怎么组成的14、反问