① 描述了一个跨时钟域的场景。从3M到20M跨时钟域，不用握手不用异步fifo，传递8bit数据（3M的时钟是每个时钟变化一次数据），问应该怎么做？② 异步复位，同步释放的时候第二个触发器在释放的时候有没有可能出现亚稳态？③ 从A时钟域跨到B时钟域，用通常的打两拍来做同步，这两个时钟域的时钟周期要满足什么条件？也就是满足什么条件才可以打两拍？ 时序约束和时序优化；⑤ 对inputdelay和output delay进行提问，input delay属于那一部分？对FPAG有什么影响？⑥  问项目中的跨时钟域。

全网最受欢迎的嵌入式面经 面经一共32篇文章，包含嵌入式面试高频必问考点，21w+同学学习，4900+订阅，非常适合在找工作面经薄弱的同学，订阅点击链接（承诺免费技术答疑）： --> 《嵌入式/C++面试题解析大全》 1、简介 本人是2020年毕业于广东工业大学研究生：许乔丹，有国内大厂CVTE和世界500强企业工作经验，整理超全面111道嵌入式面试题目答案解析（承诺提供专栏内容免费技术答疑），本专栏内容主要有：  面试过程口头提问的问题答案汇总，承诺提供免费技术答疑，以及其他的交流，如要怎么入门c++，简历如何写，算法题如何刷等等，实现校招全陪伴！  2、项目经验 如果你找的是单片机，...

主包FPGA科班，主投FPGA和数字IC，奈何几乎收不到数字IC面试，太难了😫。目前手上也只有两个offer且要逼签了，还有的也是在走流程没那么快，华子芯片入池了。求求万能的牛友，帮忙做做选择。1、深圳国科微FPGA原型验证，(n+2)*（12+2），外加三年安家费，没有其他任何福利补贴。2、深圳诺瓦星云FPGA图像接口开发，（n+1）*（12+2），没有其他任何福利。看起来国科微待遇还蛮香的，但纠结的是FPGA原型验证是不是方向太窄了，以后假如被裁或者跳槽不好跳。然后有没有人知道这个安家费真能到手吗？不知道有没有坑。诺瓦岗位很匹配，主包也是做图像处理，而且这个是FPGA开发的逻辑岗，是不是比FPGA原型验证岗位要好一些？但待遇好像比国科微差了一些。而且诺瓦裁应届，虽然说面试问了面试官，面试官说都是因为那些学生入职后不匹配或者工作态度不行，否则公司一般不会裁应届。但还是顾虑，毕竟网上说他们家裁应届确实是不少了。我是不是只有先签国科微然后等华子了，国科微会卡违约吗？秋招好难😢

主包之前投了汇川联合动力的可靠性工程师，线下速通了三面，国庆开奖感觉薪资还算不错，加上本人的主要就业意向地点就是江苏，但听说联合动力强度极大，不知道这个岗位日常的工作都是什么的呢？强度咋样呢？