好焦虑好焦虑，本人c9本科技术菜鸡，目前就一个他家base深圳的射频offer。目前在网上从未看到过这家公司的正面评价，全是骂的，想跑感觉也晚了，迪子还没动静。焦虑得我睡不着觉，好痛苦😭😭😭😭😭😭😭😭😭😭😭😭

8.2     投递8.27   笔试8.30   一面1.详细说明一下从拿到项目指标开始是怎么做的(后面的问题全是从我说的开始引申的2.你的系统是采集还是控制的问题，和别人的差距在哪里，如何改变的3.为什么 ASIC 会比分离元件好4.为什么用 FPGA 不用 MCU，FPGA功耗不是很大嘛，延时越小越好嘛5.你怎么确定 FPGA 内存越大，产热越大，温度大影响性能的6.为什么不用温度传感器实时检测系统温度7.FPGA 内存用了多少8.FPGA 选型

聊项目主包全是FPGA项目，面试官突然不知道问啥了。先问了会毕设题目之类的。然后开始上八股流水线设计经典跨时钟处理，异步FIFO设计异步FIFO需要哪些约束功耗组成，优化方法然后开始上强度反相器的内部组成pmos,nmos位置能不能反过来那有没有同相器呢？为什么呢？buffer一般的作用，buffer的组成多电压域时，需要再电压域之间插入什么cell为什么要插，不插会怎么还有几个类似的问题，猪脑过载，不记得了拷打时序约束，搭配实际场景来问复位的约束有哪些异步复位有什么问题，怎么解决反问 。主包被自己菜到了，尤其是同相器，多电压域那块只会答一个电平转换器，感觉面试官一直在教我。凉凉，感谢面试官不...

时间线：8.19 官网投递9.1 测评+笔试，测评是一个没做过的题库，还挺有意思9.6 收到面试邮件9.13 一面，技术面，面试官笑嘻嘻的，氛围挺好，时长40分钟左右，介绍完项目之后问了主要工作内容，然后对其中感兴趣的部分详细问了问设计架构，后面结合项目问了问跨时钟域的八股，反问问了联想的业务方向和团队规模，回答的不是很直接，有点打哈哈的意思9.13 当晚收到二面邀请岗位base上海，逻辑技术开发工程师