一、技术一面（基础技能与项目深度）验证体系与流程描述完整的验证流程（包括计划、环境搭建、测试、回归等）。UVM环境结构：Interface传递方式、Sequence挂载到Sequencer的流程、TLM通信接口类型（句柄/数据传递）。覆盖率模型：功能覆盖率定义（手撕采样代码）、覆盖率信号来源。协议与总线细节AMBA总线：AXI/AHB关键信号（如AXI的ID、READY响应规则；AHB的resp为error时ready保持周期）。模块级 vs. 系统级验证关注点差异。编程与电路实现Verilog语法：阻塞赋值（ = ）与非阻塞赋值（ <= ）的综合电路区别。手撕代码：检测X态（如1bit输入a为x时输出b=1，扩展至2bit）。多任务并行执行方法（fork-join应用）。项目深挖与场景题简历项目细节：DMA验证的功能点、HVP技术原理、Cache机制。跨时钟域处理：单bit/多bit同步方法、异步FIFO约束（max delay设置原因）。二、技术二面（综合设计与验证实践）半导体基础与电路设计晶体管级实现：用PMOS/NMOS搭建NAND门，真值表推导；仅用NAND门实现XOR。验证环境设计实战黑盒验证缺点：状态机错误隐藏风险（如卡死状态），解决方法（增加白盒检查、状态覆盖率）。全流程设计题：案例：DUT输入32bit编码数据，输出1bit判断是否符合规则。要求：搭建验证环境（激励生成、Scoreboard乱序比对、覆盖率模型）、回归测试100%正确性保障策略。调试与优化Scoreboard数据乱序比对方法（标签匹配、时间窗缓存）。时序优化：建立时间违例解决（逻辑重定时、流水线切割）。手撕代码复杂场景：检测数据包异常（如8bit流中定位16bit起始码/结束码，处理中间异常码）。算法类：输入8bit随机数据，输出等差数列公差（需优化代码效率）。三、主管面/HR面（软实力与职业匹配）技术深度延伸项目难点：如时序优化、跨时钟域同步的工程决策依据。设计验证协同：参考模型（Reference Model）与RTL的一致性维护方法。职业规划与企业认知对平头哥业务的了解（如玄铁CPU、DPU发展趋势）。实习/校招差异：平头哥倾向实习转正。行为问题经典提问：最大缺点（需真实且改进性强）、薪资期望、工作地点偏好（成都/上海）。职业规划：技术深耕 vs. 管理路线，学习计划（如参与体系培训）。四、面试特点与备考建议考察重点：技术深度：从晶体管到系统验证的全栈知识链，尤其AMBA协议/UVM。手撕代码：X态检测、FIFO控制器、数据包解析等需注意边界条件。场景设计：验证环境搭建需覆盖激励、检查、覆盖率全要素。避坑提示：简历项目需吃透细节（如时序优化方法、FIFO深度计算非常规场景）。主管面慎谈“兴趣”，需体现技术沉淀与解决问题能力。

科华数据 提前批 硬件工程师（2026届）面经投递时间：7月24日，投完简历过后收到测评，5个工作日内完成。7月30日收到笔试通知，笔试内容包括数电模电电力电子方面的内容（我个人遇到模电里反馈组态考得比较多，还有个Buck拓扑电路题）8月6号收到面试通知8月8日HR电话面试，（HR面没啥专业问题）面试过程很轻松：1.自我介绍2.从自我介绍中凝练三个自身优势3.性格自我评价优缺点4.有做过大功率吗5.有面试其他公司吗？手里有offer吗6.有考虑公务员和电网吗7.对科华有了解吗8.有女朋友吗9.问期望薪资待遇，为什么这个期望，组内师兄姐待遇还有一些不太记得了反问：1.公司晋升渠道。答：技术、管理...

燧原科技（上海）硬件团队的电源设计岗位，欢迎了解和投递~冲冲冲！！

韶音科技-嵌入式面经韶音给我的感受还是很不错的，分享一手面经一面-hr面-30分钟主要聊聊家常，问题都比较常规吧，真诚回答就行二面-专业面-30分钟自我介绍想聊一聊哪个项目？项目是如何进行通信的？有哪些措施来保证数据的可靠性？讲一讲CRC校验讲一讲你了解的linux操作系统项目能实现哪些功能？多线程开发需要注意些什么？遇到哪些困难？为什么选择嵌入式开发方向？反问原本想去营销做数据分析岗的 但还是水平差点 所幸我被产品hr姐姐捞了 两轮面试很快 半天就给了offer · 入职有leader哥哥姐姐一对一带教 项目制创造性工作 非常合我的胃口 而且同事们也很友善 团队氛围也很好 每周的分享会都有说...