题解 | 异步复位的串联T触发器

`timescale 1ns/1ns
module Tff_2 (
input wire data, clk, rst,
output reg q  
);
reg q1;

//*************code***********//
always@(posedge clk or negedge rst)begin
if(!rst)
    q1 <= 'd0 ;
else if(data==1)
    q1 <= ~q1 ;
else if(data==0)
    q1 <= q1 ;
end

always@(posedge clk or negedge rst)begin
if(!rst)
    q <= 'd0 ;
else if(q1==1)
    q <= ~q ;
else if(q1==0)
    q <= q  ;
end

//*************code***********//
endmodule