Verilog系列【5】`ifdef和generate的差异

使用Verilog进行数字设计，经常需要对部分代码进行切换编译或者针对不同的配置选择不同的代码进行编译的情况，使用Verilog的条件编译方法和generate可以实现Verilog代码的选择。关于generate可参考之前发布的topic（链接：关于generate用法的总结），本文主要对条件编译命令和条件编译命令与generate的区别进行示例分析。

1. `ifdef-`endif 和`ifndef-`endif

因为`ifdef和`ifndef作用类似，只是成立条件相反，以下仅对`ifdef进行说明。

格式一：

`ifdef 宏名标识符

...... // 程序段s1

`else

...... // 程序段s2

`endif

格式二：

`ifdef 宏名标识符

...... // 程序段s1

`endif

格式三：

格式一与格式二的各种嵌套组合，嵌套方式和结构类似于C语言等其他语言中“if-else”。。

条件编译的作用是当宏名标识符被定义过，那么编译“程序段s1”，此时忽略“程序段s2”，反之编译“程序段s2”，此时忽略“程序段s1”。

这里需要注意以下几点：

宏名标识符指定方式：仿真器的编译命令；编译命令“`define 宏名标识符”；
被忽略的代码也要符合Verilog语法规范；
条件同时只能有一个成立，其结构类似于一般“if-else”结构，即分支选择是互相排斥的，但是其中内容可以类似等；
条件编译一般在预编译阶段完成，就是在进行编译的第一遍词法扫描和语法分析之前进行的工作；

【示例】

当在指定了标识符u1_dut，则编译时对u1_dut例化，选择u2_dut则仅对u2_dut进行例化。

2. `ifdef与generate区别

`ifdef	generate
应用范围：可应用于“module-endmodule”之内或者之外。	应用范围：只能应用于“module-endmodule”之内。
宏名标识符可来自于“`define”或者“编译命令+define+宏名标识符”等。	generate结构中使用的变量需要通过genvar进行声明。
该结构仅在编译时对设计结构进行确认，即一次仿真中不会多次进行结构选择。	generate结构可以多次循环执行。
执行阶段：预编译阶段	执行阶段：仿真阶段
合理使用两种结构均可以优化代码结构，特别是在特定条件下生成特定设计结构。

全部评论

推荐最新楼层

12-16 16:13

南京大学 Java

2025年12月16日多年之后我又梦到那天

已经干了五个月了，我很喜欢说每一个去过的公司都是黑厂，这话听起来有些主观，但如果和十年前相比，却又显得很客观之前秋招拿过百度的offer，这几天和当年的面试官聊天，他说我要是来百度，现在又得复刻阿里老路了我说拿个n+3.5也行，在阿里转正失败之后，我其实挺看得开被裁这件事，反正本来也没打算干多久他说你想的挺美，校招生给n+0.5就不错了，而且经历过的同学都知道，这种不是一两月的补偿能抵消的突然想明白了为什么互联网公司互相称呼同学，国企互相称呼老师因为同学会毕业，早晚而已这并不是一份多么值得让人羡慕和追逐的工作在这里，人也并没有太多的时间想以前和以后最近部门里没发生什么大事，我们算是一个很忙也比...

牛客30461999...：写的真好啊，文学功底好。有句话感触很深，AI的确提效了，按理说同样的工作内容，如果有AI的帮助，完全不用加班就能搞定。但现在加班现象依旧普遍，这是由社会观念、制度决定的，社会以生产最大为导向，AI节省的时间、创造的价值流向资本而不是打工人，同时有了AI竞争更大了，对工作的要求、速度要求都上升了。