免责申明

大部分学习内容将采用网络公开资料，如有侵权，请联系删除！学习过程中产出的所有成果都将开源！

学习目的

用半年时间，将女朋友打造为合格数字芯片工程师，斩获国内顶尖芯片公司OFFER！

学习方法

直接学习干货，实战为主，讲授为辅。

因此我们闲言少叙，直接进入到Verilog学习。至于一些科普性质的扫盲内容就女朋友自己学习吧，知乎和B站有非常多的此类资料。

Verilog是一门非常简单的语言，找一本书看一看就能学会。verilog推荐Michael, D.Cilette的《Verilog HDL高级数字设计》，讲的非常详细，适合初学者。

计划数字设计学习分为两个阶段，第一阶段掌握常用语法，第二阶段掌握经典数字设计问题。先列出学习内容，后面将会按照学习进度同步发布相关资料和源码。

数字设计基础学习

因为Verilog书上的很多内容不常用，为了加快学习进度，对《Verilog HDL高级数字设计》内容进行筛选，重点学习以下内容，其余内容相信能考上大学的脑袋瓜自学都没啥障碍。

基本语法部分

数据类型
系统任务和编译指令
模块和端口
门级建模
数据流建模
行为级建模
赋值语句
表达式、操作符和操作数
操作符类型
结构化过程语句
时序控制
条件语句
多路分支语句
循环语句
顺序块、并行块和生成块
任务和函数
条件编译和执行
时间尺度

经典数字设计问题

这部分网上有非常丰富的资料，本文推荐使用《硬件架构的艺术》学习。

竞争冒险
亚稳态
同步设计
低功耗技术（门控时钟、多阈值电压等）
时钟分频、无毛刺切换
异步复位同步释放
计数器
边沿检测
串并转换
跨时钟域处理（握手，FIFO等）
流水线技术
状态机
静态时序分析（STA）基础
存储单元设计（单双口RAM/ROM）
低速通信协议（IIC、UART、SPI）
AMBA总线协议