FPGA内部逻辑资源
1、逻辑资源（CLB，Block RAM，乘法器）
2、连接资源（IOB、可编程互联线）
3、其他资源（全局时钟网络PLL等）
4、高级的FPGA板卡还集成了其他资源，如PCIE核、MIG核、ARM核等
其中，逻辑资源CLB(可配置逻辑块): 一个CLB由两个Slices和开关矩阵构成，SLICE用来实现基本的组合逻辑和时序逻辑功能。
Slice可以分为两种：
- SLICEM: MEMORY，可以实现组合逻辑和时序逻辑之外，还可以被用来实现存储的功能，例如分布式RAM；
- SLICEL:LOGIC only，仅仅用来实现组合逻辑和时序逻辑，不能实现存储器的单元。
LUT：查找表在这里可以认为是真值表
一个SLICE构成：
- 4路查找表；
- 多路复用器：图中绿色框
- 8触发器（4大4小，右侧的四个大的可以作为锁存器）
- 进位链的逻辑；都是上行的进位链，FPGA都是自下往上的逻辑，因此逻辑电路构成都是自下向上，因此不能使用过深的计数器。如果进位链太高，会导致时序不达标。解决此问题，将大的计数器设计成多个短的计数器，通过使能信号进行级联，实现同样功能，使用同样的参考时钟。（注意不用使用进位信号做为时钟）
Block RAM
IOB
- 电气部分：1.2V~3.3V 差分
- 逻辑部分：Idelay Odelay sedes
- HR BANK：可以支持到3.3V
- HP BANK：高速设计，最高电压1.8V
DSP资源
时钟资源
投递快手等公司10个岗位