题解 | #使用函数实现数据大小端转换#

目录

• 代码
• 简析

代码

`timescale 1ns/1ns
module function_mod(
    input clk,
    input rst_n,
	input [3:0]a,
	input [3:0]b,
	
	output [3:0]c,
	output [3:0]d
);

    function [3:0] reverse;
        input [3:0] data;
        begin
        reverse = {data[0], data[1], data[2], data[3]};
        end
    endfunction
    
    assign c = reverse(a);
    assign d = reverse(b);
endmodule

简析

题目本身不难，就是叙述有问题。比如，

c,d：8bit位宽的无符号数

光看题目我还以为a和b反转后还要组合得到输出，明明c和d都是4bit的。给出的默认代码没有clk、rst_n信号，和题目要求、Testbench也不相符。而且也用不到这两个信号。
牛客目前的Markdown编辑器也有问题，比如在代码区选择了语言，但显示上没有任何区别...